Szczegóły publikacji
Opis bibliograficzny
Design and simulations of the 10-bit SAR ADC in novel sub-micron technology 200 nm SOI CMOS / Roma Dasgupta, Szymon Bugiel, Sebastian GŁĄB, Marek IDZIK, Jakub MOROŃ, Piotr Kapusta // W: MIXDES 2014 [Dokument elektroniczny] : mixed design of integrated circuits and systems : Lublin, Poland June 19–21, 2014 : proceedings of the 21st international conference / ed. Andrzej Napieralski. — Wersja do Windows. — Dane tekstowe. — Łódź : Lodz University of Technology. Department of Microelectronics and Computer Science, cop. 2014. — 1 dysk optyczny. — na s. red. dod. ISBN 978-83-63578-04-6. — e-ISBN: 978-83-63578-03-9. — S. 175–179. — Wymagania systemowe: Adobe Reader ; napęd CD-ROM. — Bibliogr. s. 179, Abstr.
Autorzy (6)
Słowa kluczowe
Dane bibliometryczne
| ID BaDAP | 82877 |
|---|---|
| Data dodania do BaDAP | 2014-08-26 |
| DOI | 10.1109/MIXDES.2014.6872180 |
| Rok publikacji | 2014 |
| Typ publikacji | materiały konferencyjne (aut.) |
| Otwarty dostęp |  |
| Konferencja | International Conference "Mixed Design of Integrated Circuits and Systems" 2014 |
Abstract
This paper presents the design of the 10-bit Successive Approximation Register Analog-to-Digital Converter (SAR ADC) achieving 20 MHz sampling frequency at a power consumption of about 900 mu W and 1.8 V power supply. The ADC was designed in 200 nm Silicon-On-Insulator (SOI) CMOS process. The SOI is one of the most advanced CMOS technology that allows to reduce the parasitic capacitances, limit power dissipation and increase speed of the system.
