Szczegóły publikacji
Opis bibliograficzny
Discrete-time systems modeling and verification with Alvis language and tools / Marcin SZPYRKA, Michał WYPYCH, Jerzy BIERNACKI, Łukasz PODOLSKI // IEEE Access [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 2169-3536. — 2018 — vol. 6, s. 78766–78779. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 78778–78779, Abstr. — Publikacja dostępna online od: 2018-12-06
Autorzy (4)
Słowa kluczowe
Dane bibliometryczne
| ID BaDAP | 119223 |
|---|---|
| Data dodania do BaDAP | 2019-01-23 |
| Tekst źródłowy | URL |
| DOI | 10.1109/ACCESS.2018.2885249 |
| Rok publikacji | 2018 |
| Typ publikacji | artykuł w czasopiśmie |
| Otwarty dostęp |  |
| Creative Commons | |
| Czasopismo/seria | IEEE Access |
Abstract
Alvis is a formal modelling language intended for developing systems consisting of concurrently operating units (realtime, embedded and distributed systems). The paper describes the timed version of Alvis that is suitable for modelling discrete-time systems. The paper is the first relatively complete description of timed Alvis. We present formal definition and semantics of timed models, the algorithm of Labelled Transition Systems generation and introduce computer software we developed to support Alvis. All concepts are illustrated by examples.