Szczegóły publikacji

Opis bibliograficzny

A fast, ultra-low and frequency-scalable power consumption, 10-bit SAR ADC for particle physics detectors / M. FIRLEJ, T. FIUTOWSKI, M. IDZIK, S. KULIS, J. MOROŃ, K. ŚWIENTEK // Journal of Instrumentation [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 1748-0221. — 2015 — vol. 10 iss. 11 art. no. P11012, s. [1–2], 1–18. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 17–18, Abstr. — Publikacja dostępna online od: 2015-11-27. — S. Kulis - dod. afiliacja: CERN, Geneva


Autorzy (6)


Słowa kluczowe

digital electronic circuitsanalogue electronic circuitsfront-end electronics for detector readoutVLSI circuits

Dane bibliometryczne

ID BaDAP95116
Data dodania do BaDAP2016-02-04
Tekst źródłowyURL
DOI10.1088/1748-0221/10/11/P11012
Rok publikacji2015
Typ publikacjiartykuł w czasopiśmie
Otwarty dostęptak
Creative Commons
Czasopismo/seriaJournal of Instrumentation

Abstract

The design and measurements results of a fast 10-bit SAR ADC with ultra-low and scalable with frequency power consumption, developed for readout systems for detectors at future particle physics colliders (ILC, CLIC, LHC Upgrade), are described. A prototype ASIC was designed and fabricated in 130 nm CMOS technology and a wide spectrum of static (INL . 0.5 LSB, DNL . 0.5 LSB) and dynamic (SINAD 58 dB, ENOB 9.3) measurements was performed to study and quantify the ADC performance. The ADC works in wide 10 kS/s – 40 MS/s sampling frequency range, covering more than three orders of magnitude. In most of the range the power consumption scales linearly with sampling rate with a factor of about 22 W/MS/s. A dynamic and asynchronous internal logic makes the ADC very well suited not only for commonly used synchronous sampling but also for applications with asynchronous sampling and/or the ones requiring power cycling, like the experiments at future linear collider (ILC/CLIC). The ADC layout is drawn with a small pitch of 146 m to facilitate multi-channel integration. The obtained figure of Merit is in range 32-37 fJ/conversion for sampling frequencies 10-40 MS/s, placing the ADC among the best State of the Art designs with similar technology and specifications.

Publikacje, które mogą Cię zainteresować

artykuł
An ultra-low power 10-bit, 50 MSps SAR ADC for multi-channel readout ASICs / Mirosław FIRLEJ, Tomasz FIUTOWSKI, Marek IDZIK, Szymon Kulis, Jakub MOROŃ, Krzysztof ŚWIENTEK // Journal of Instrumentation [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 1748-0221. — 2023 — vol. 18 iss. 11 art. no. P11013, s. [1], 1–15. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 13–15, Abstr. — Publikacja dostępna online od: 2023-11-15
artykuł
A fast, low-power, 6-bit SAR ADC for readout of strip detectors in the LHCb upgrade experiment / M. FIRLEJ, T. FIUTOWSKI, M. IDZIK, J. MOROŃ, K. ŚWIENTEK // Journal of Instrumentation [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 1748-0221. — 2014 — vol. 9 art. no. P07006, s. [1], 1–15. — Bibliogr. s. 14–15, Abstr.