Szczegóły publikacji

Opis bibliograficzny

Implementacja obliczania map dysparycji w czasie rzeczywistym dla strumienia wizyjnego 3D zrealizowana w układzie FPGA — Real-time FPGA implementation of disparity map calculation for a 3D video stream / Tomasz KRYJAK, Mateusz KOMORKIEWICZ // Pomiary, Automatyka, Kontrola / Stowarzyszenie Inżynierów i Techników Mechaników Polskich. Sekcja Metrologii, Polskie Stowarzyszenie Pomiarów Automatyki i Robotyki POLSPAR ; ISSN 0032-4140. — 2013 — vol. 59 nr 8, s. 748–750. — Bibliogr. s. 750, Streszcz., Abstr.

Autorzy (2)

Słowa kluczowe

EN: 3Dreal time image processingFPGA devicesZSADSADstereovisiondisparity
PL: ZSADprzetwarzanie obrazówukłady FPGAdysparycja3Dsystemy stereowizyjneSAD

Dane bibliometryczne

ID BaDAP76884
Data dodania do BaDAP2013-10-19
Rok publikacji2013
Typ publikacjiartykuł w czasopiśmie
Otwarty dostęptak
Czasopismo/seriaPomiary Automatyka Kontrola

Abstract

In the paper a system for acquisition and processing of a 3D video stream is presented. It can work with 3D HDMI cameras available on the market. In Section 2 the basic concepts of stereovision systems are described [1]. In Section 3 three distance metrics, SAD [4], ZSAD and Census [5], used for correspondence matching are discussed. Evaluation of the matching process on the Middlebury dataset [2] is also presented. The best results were obtained for the SAD and ZSAD methods and greyscale images. In Table 1 there are shown three best configurations. Figure 1 illustrates the obtained disparity maps. A description of the hardware implementation is given in Section 4. The block diagram of the system is presented in Figure 2. The proposed solution is able to process images transmitted in side by side mode, to compute two disparity maps (left to right and right to left, method from [4]), to use SAD or ZSAD cost function, to check maps consistency and execute median filtering for final image processing. The described module is highly parameterizable: different cost functions, window sizes and disparity range can be used, image size and median filtering size can be adjusted. FPGA resource utilization is presented in Table 2. A picture of the working system is shown in Figure 3 (1280 x 720 @60 fps, real-time video-stream processing). The proposed module can be used for video surveillance, pedestrian collision avoidance systems or in autonomous vehicles.

Streszczenie

W artykule opisano system umożliwiający odbieranie i przetwarzanie strumienia wideo w technologii 3D transmitowanego w standardzie HDMI (tryb side by side), co pozwala na współpracę z dostępnymi na rynku kamerami 3D. Zaproponowana architektura umożliwia implementację popularnych metod obliczania map dysparycji: m. in. SAD oraz opartych o transformatę Censusa, realizację sprawdzenia symetryczności mapy oraz filtrację medianową poprawiającą jakość wyników. W pracy omówiono budowę każdego z modułów, użycie zasobów FPGA, zużycie mocy, a także przykładowe rezultaty działania na płycie ewaluacyjnej VC707 z układem Virtex 7.

Publikacje, które mogą Cię zainteresować

artykuł
#37307Data dodania: 9.2.2008
Implementacja algorytmu szkieletyzacji w układzie FPGA — Skeletonization hardware implementation in FPGA device / Bartłomiej Świerczek, Jerzy KASPEREK, Paweł J. RAJDA // Pomiary, Automatyka, Kontrola / Stowarzyszenie Inżynierów i Techników Mechaników Polskich. Sekcja Metrologii, Polskie Stowarzyszenie Pomiarów Automatyki i Robotyki POLSPAR ; ISSN 0032-4140. — 2007 — vol. 53 nr 7, s. 75–77. — Bibliogr. s. 77, Streszcz., Abstr.
artykuł
#78883Data dodania: 3.1.2014
Implementacja sprzętowa odejmowania tła metodą ViBe w układzie FPGA — Hardware implementation of the ViBe background subtraction method in FPGA / Tomasz KRYJAK, Marek GORGOŃ // Pomiary, Automatyka, Kontrola / Stowarzyszenie Inżynierów i Techników Mechaników Polskich. Sekcja Metrologii, Polskie Stowarzyszenie Pomiarów Automatyki i Robotyki POLSPAR ; ISSN 0032-4140. — 2013 — vol. 59 nr 11, s. 1191–1194. — Bibliogr. s. 1194, Streszcz., Abstr.