Szczegóły publikacji
Opis bibliograficzny
Modulatory $\Delta$ z adaptacją interwału próbkowania – rozwiązania predyktorów w technologii CMOS — $\Delta$ modulators with adaptation of sampling instant – predictor solutions in CMOS technology / Ryszard GOLAŃSKI, Juliusz GODEK, Jacek KOŁODZIEJ // Elektronika : konstrukcje, technologie, zastosowania (Warszawa) ; ISSN 0033-2089. — Tytuł poprz.: Przegląd Elektroniki. — 2012 — R. 53 nr 9, s. 157–162. — Bibliogr. s. 162, Streszcz., Summ.
Autorzy (3)
Dane bibliometryczne
| ID BaDAP | 69404 |
|---|---|
| Data dodania do BaDAP | 2012-11-24 |
| Rok publikacji | 2012 |
| Typ publikacji | artykuł w czasopiśmie |
| Otwarty dostęp |  |
| Czasopismo/seria | Elektronika : Konstrukcje, Technologie, Zastosowania |
Streszczenie
Modulacja delta z adaptacją odstępu próbkowania jest obiecującą metodą 1-bitowej konwersji a/c, ze względu na swoje właściwości kompresyjne oraz uzyskiwaną jakość przetwarzania, szczególnie przy pracy z sygnałem niestacjonarnym o dużej dynamice. Celem artykułu jest porównanie parametrów (powierzchnia, pobór mocy, stopień komplikacji układów logiki sterującej) predyktora wykorzystującego wielobitowy przetwornik c/a i rozwiązania z integratorem paczkowym, obu realizowanych w technologii CMOS (proces AMS 350 nm). Wykazano, iż rozwiązanie kodeka z predyktorem w postaci integratora paczkowego posiada przy zbliżonych wyjściowych parametrach przetwarzania, mniejszą powierzchnię, zużywa mniej energii i wymaga mniejszych zasobów logiki sterowania.
Abstract
Delta modulation with a sampling interval adaptation is key method of 1-bit a/d conversion, due to its compression properties and high processing quality, especially when coding nonstationary signal with high dynamics. In the most common solutions, it is proposed to apply in prediction loop a multi-bits d/a converter supplemented by digital accumulator. The aim of the article is to compare the predictor parameters (the area, the power, the complications of logic controller degree) using multi-bit d/ a converter and parcelling integrator, both of the solutions implemented in CMOS technology (process AMS 350nm). There was proved that the solution of the of codec with the predictor in the form of the parcelling integrator, has similar processing quality to classical approach, but reaches less surface area, uses less power, and requires less resources of logic control circuits.
