Szczegóły publikacji
Opis bibliograficzny
Implementacja szybkiej transformacji Fouriera o parametryzowanym rozmiarze w układach FPGA — Implementation of fast Fourier transform of configurable size in FPGA circuits / Dominik Rzepka, Ernest JAMRO, Kazimierz WIATR // Pomiary, Automatyka, Kontrola / Stowarzyszenie Inżynierów i Techników Mechaników Polskich. Sekcja Metrologii, Polskie Stowarzyszenie Pomiarów Automatyki i Robotyki POLSPAR ; ISSN 0032-4140. — 2009 — vol. 55 nr 8, s. 600–602. — Bibliogr. s. 602, Streszcz., Abstr.
Autorzy (3)
Słowa kluczowe
Dane bibliometryczne
| ID BaDAP | 49879 |
|---|---|
| Data dodania do BaDAP | 2010-01-27 |
| Tekst źródłowy | URL |
| Rok publikacji | 2009 |
| Typ publikacji | artykuł w czasopiśmie |
| Otwarty dostęp |  |
| Czasopismo/seria | Pomiary Automatyka Kontrola |
Abstract
The paper presents hardware implementation of the Fast Fourier Transform (FFT) implemented in FPGAs. The FFT module is based on the CORDIC [4], therefore there is no need to store sin(?) coefficients. The main idea besides designing this FFT module was to share FPGA internal memory resources between different modules, e.g. FFT, Procedure of Linear Decimation [8]. This is a very important issue as FFT operation is one of many computation tasks performed by the embedded system [8], and internal memory resources are critical. Apart from it, for large FFT size (216), the external memory must be used. Therefore a special control and address counters were designed in order to allow internal and external memory transfers. The proposed FFT module calculates one butterfly operation per clock cycle (assuming internal memory transfers), therefore it is not speed optimized, nevertheless it is still much quicker than only MicroBlaze based implementation and it satisfies the system requirements. This paper presents also the computation error analysis.
Streszczenie
W artykule przedstawiono przykład implementacji szybkiej transformacji Fouriera w układach FPGA. Operacja obrotu liczby zespolonej o dany kąt wykonywana podczas obliczeń FFT jest realizowana za pomocą modułu CORDIC. Dokonano analizy błędów zaokrągleń dla algorytmu CORDIC i mnożenia zespolonego, wykorzystywanych przy rotacji wektorów zespolonych. Główną motywacją niniejszej implementacji było współdzielenie zasobów pamięci BRAM pomiędzy różne zadania (nie tylko FFT) w ramach całego systemu zbudowanego w pakiecie EDK firmy Xilinx.
