Szczegóły publikacji
Opis bibliograficzny
Towards embedded systems formal verification / Wojciech SZMUC, Tomasz SZMUC // W: MIXDES 2018 [Dokument elektroniczny] : Mixed Design of integrated circuits and systems : book of abstracts of 25th international conference : Gdynia, Poland, June 21–23, 2018 / ed. by Andrzej Napieralski. — Wersja do Windows. — Dane tekstowe. — Łódź : Lodz University of Technology. Department of Microelectronics and Computer Science, cop. 2018. — ISBN na podstawie bazy Web of Science. — ISBN: 978-8-3635-7814-5. — S. 120. — Wymagania systemowe: Adobe Reader. — Tryb dostępu: https://www.mixdes.org/downloads/MIXDES2018_BoA.pdf [2018-06-28]. — Bibliogr. s. 120. — Pełny tekst dostępny online: https://ieeexplore-1ieee-1org-1000047w20065.wbg2.bg.agh.edu.pl/stamp/stamp.jsp?tp=&arnumber=8436870 [2018-11-23]. — S. 420–423. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 423, Abstr.
Autorzy (2)
Słowa kluczowe
Dane bibliometryczne
| ID BaDAP | 114874 |
|---|---|
| Data dodania do BaDAP | 2018-07-12 |
| DOI | 10.23919/MIXDES.2018.8436870 |
| Rok publikacji | 2018 |
| Typ publikacji | materiały konferencyjne (aut.) |
| Otwarty dostęp |  |
| Wydawca | Politechnika Łódzka |
| Konferencja | Mixed Design of integrated circuits and systems : international conference |
Abstract
A verification of embedded systems described using SysML is considered. The main idea consists in translation of SysML artifacts into Colored Petri Net models. The paper focuses on mapping of main building units, the so-called blocks into the corresponding nets. The nets may be verified directly or using Temporal Logic provers.